기초과학

푸단대학, 단일 트랜지스터의 새 논리아키텍쳐 발명

발행일 : 2019 / 05 / 31

최근 푸단대학 연구팀은 단일 트랜지스터로 “이중 역할”을 구현하는 새 논리아키텍쳐를 발견함으로써 트랜지스터 면적을 50% 줄임과 아울러 메모리 및 연산의 동기성을 더한층 향상시켰다. 해당 성과를 대량 생산에 응용할 경우 집적회로의 경량화, 가속화, 소형화, 저전력 소비 개발을 촉진할 전망이다. 해당 성과는 “Nature Nanotechnology”에 온라인으로 게재되었다.

연구팀은 원자결정 황화몰리브덴을 사용해 새 구조의 트랜지스터를 개발하였다. 또한 상기 연구내용에 기반해 단일 트랜지스터의 새 논리아키텍쳐를 발견했고 해당 트랜지스터로 논리연산의 “and” 및 “or”를 구현했다.

“and”와 “or”는 연산시스템을 구성하는 가장 기본적인 논리유닛이다. 연구팀은 트랜지스터 면적을 50% 줄여 원가를 효과적으로 절감했을 뿐만 아니라 기존에 2개 독립 트랜지스터를 사용해야만 논리 기능 구현이 가능하던 것을 현재 1개 트랜지스터로 대체시켰다. 이외, 층수 조절이 가능한 트랜지스터 논리특성을 발견함과 아울러 광스위치 논리기능 옵션을 제공했다.

해당 논리아키텍쳐는 소자급 메모리·연산 통합 경로를 통해 데이터 전송 체증의 병목문제를 해결할 수 있다. 또한 기존 논리시스템에 존재하는 폰노이만아키텍처(Von Neumann architecture)의 제한을 극복했다. 이는 마치 연산·메모리에 원래 방 2개가 필요했다면 현재는 모든 데이터의 연산·메모리를 1개 방에서 해결할 수 있다는 의미다. 즉 방에서의 층화를 통해 아래층은 연산을 위층은 메모리를 담당하게 함으로써 수직공간에서 2개 층의 적층을 형성했다.

구체적으로 설명하면 마치 2장의 종이를 겹친 것처럼 데이터 연산 및 메모리 위치를 원래에서 상대적으로 높인 것과 같다. 연산층의 채널전류가 메모리층에 영향을 미칠 수 있기에 전송절차가 필요 없고 따라서 메모리·연산의 일체화 및 원위치 저장을 구현했다.

8 Views